07~08试卷A及答案.docx

《07~08试卷A及答案.docx》由会员分享，可在线阅读，更多相关《07~08试卷A及答案.docx（4页珍藏版）》请在第壹文秘上搜索。

1、07-08试卷A及答案装订线课程姓名密封线安徽工业大学试题纸2007-2008(1)数字逻辑试卷A一、填空题。请在答题纸上对应的空格中填上正确答案。错填、不填均无分。(每空1分，共20分)1、已知逻辑函数EDECCABAF+=)()(,它的对偶函数是F=2、数字逻辑电路可分为和两大类。3、逻辑函数CBACBAF二)，(的标准与或式为F(A,B,C)二(4) 4、要完整地描述一个同步时序电路，须要运用三组表达式，它们是：(5) 、(6)、(7)5、3线-8线译码器741.S138处于译码状态时，当输入A2A1AO=OO1时，输出01234567YYYYYYYY=_(8)o6、不同于模拟电子电路，

2、数字逻辑电路中，半导体器件应当工作在状态和(10)状态。7、由与非门构成的基本RS触发器，其约束方程为(11)8、P1.D的基本结构包括(12)和两部分。9、一个Mealy型101序列检测器的原始状图中包含(14)个状态，假如不做状态化简干脆实现，电路中须要(15)个触发器。10、在本课程中，缩写词ISP的含义是(16)11、计数器在运行时，所经验的状态是周期性的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的(17)o12、假如某个时序电路的状态转换图包含两个独立的闭合环(一个视为有效序列，另一个视为无效序列)，假如因为干扰等缘由使电路进入无效序列，则电路无法自动进入有效

3、序列，这种现象称为(18)13、用PROM实现1位全加器功能时，要求容量为位，实现4位并行加法器时，要求容量为位。二、单项选择题。在每小题列出的四个备选项中只有一个是符合题目要求的，请将其前面的字母填写在答题纸的对应空格内。错选、多选或未选均无分。(每小题2分，共20分)1、表示随意两位十进制数，须要的二进制数的位数至少为A、6B、7C、8D、92、n个变量可构成的最大项的个数为A、nB、2nC、2nD、2n-l3、下列哪种逻辑门中的输出可以并联运用。A、TT1.放射极开路门B、具有推拉式输出的TT1.与非门C、TT1.三态输出门D、一般CMOS门4、下列集成器件中，不属于组合逻辑电路的有A、

4、七段显示译码器B、二进制并行加法器C、四位二进制加法计数器D、优先编码器5.一个4位的二进制加计数器，由OOOO状态起先，经过25个时钟脉冲后,此计数器的状态为（）。A.HOOB.1000C.1001D.10106.一个5位地址码、8位输出的ROM,其存储矩阵的容量为（）位。A.48B.64C.40D.2567、PROM是一种的可编程逻辑器件。（）A.与阵列可编程、或阵列固定B.与阵列固定、或阵列可编程C.与、或阵列固定D.与、或阵列都可编程8、构造一个模20同步计数器，须要（）个触发器。A、3个B、4个C、5个D、10个9、用8路数据选择器实现逻辑函数F（A,B,C,D）=m（l,3,5,6

5、,8,10,13,15）的功能时，图1中数据端D0D1D2D3D4D5D6D7的取值应为：A、1100DDDDB、DDDDD100C、DDDDDDDDD、DDDDD100题号一二三四五六七八九十十一十二十三十四十五十六十七十八十九二十总分得分图1图210、为了将D触发器改造成T触发器，图2所示电路中的虚线框中应是：A、或非门B、与非门C、异或门D、同或门三、分析题（每题10分,共20分）1、试分析图3所示电路INTRCS的地址范围（A9AO,用16进制表示）。（10分）图3I/O端口译码电路2.推断逻辑函数）（CBBAY+=是否可能存在险象。若存在，请通过修改逻辑设计消退之。（10分）四、设计

6、题（共40分）1、用4线-16线译码器741.S154设计一个1位十进制数的奇校验位产生电路（要求列出真值表、画出连线图）（15分）图474154功能表和逻辑符号2、试用2片4位二进制计数器741.S161级联，采纳反馈归零法实现一个60进制计数器，要求写出设计说明，画出连线图。（15分）图574161功能表和逻辑符号3、采纳肯定数量的与非门，将一个T触发器转换为JK触发器（要求画出逻辑图）。（10分）装订线课程姓名密封线安徽工业大学答题纸一、填空题（每空1分，共20分）得分（1）（2）组合逻辑电路（3）时序逻辑电路（4）（5）输出函数表达式（6）激励函数表达式（7）次态函数表达式（8）00000010（9）截止（10）饱和导通（11）6（12）与阵列（13）或阵列（14）4（15）2（16）在系统编程（17）模（18）挂起（或不能自启动）（19)23x2(或16)(20)29x5(或2560