高速 SerDes 技术及前景（趋势和挑战）.docx

《高速 SerDes 技术及前景（趋势和挑战）.docx》由会员分享，可在线阅读，更多相关《高速 SerDes 技术及前景（趋势和挑战）.docx（15页珍藏版）》请在第壹文秘上搜索。

1、C1.K高速SerDeS技术及前景（趋势和挑战）1前言半导体技术的不断更新与进步把人们带入一个全新的数字时代，数字经济，自动驾驶、互联网+、高性能图像媒体处理、云计算、云办公，还有即将到来的元宇宙等等热点的应用，又一次掀起了跨时代的信息革命，但这一切的成就都要归功于传输速率的不断提高，亳无疑问，数据传输技术的创新决定了信息革命这座大厦的高度、强度。随着人类文明的不断进步,人们对数据的传输速率要求、数据的高效及性能越来越高,一些高速的接口应运而生,SATA,DP,RapidlO,HDMI,USB3.0,XAU1.RXAUI,PCIExpress等这些高速接口的底层都是基于SerdeS技术，下面我

2、们就从数据通信的历史入手，逐步的揭开SerdeS技术的神秘面纱。2早期通信从1838年摩尔斯发明有线电报，传统的模拟通信发生了巨大的变革，后来的无线电报、真空管的横空出世再到人类第一部计算机，模拟通信和数字通信技术不断的发展演变，直到上世纪八十年代，数据传输以串行为主的，结构简单，占用引脚资源较少，性价比高，易于开发并工程化等优点，比如UART20KbPS,48510Mbps、SPIlMbps.IlC等，后来在一些总线通信中，逐渐改为并口通信，比如我们常见的Mn接口可以达到100MbPS左右。TXD-(SHkXSH3X2Orxd-m1.1.1.r1.nJC1.K并行通信并行接口是多个bit在多

3、根数据线上同时传输到接收端，数据以字节或字为单位输入/输出设备或控制对象传送信息的。与此相对的串行接口是在一根数据线上以1位数据位为单位与I/O设备或通信设备传送信息。从一定程度上大大提高了数据传输的速率，实际应用中，比如在CPU与外设之间同时需要两位以上信息传送时，主要采用并行接口，并行接口适用于近距离、高速度的场合。3并行技术的发展和瓶颈并行计算机的发展并不是一帆风顺的，首先,在并行计算中缺乏像串行计算中,冯诺依曼模型那样的广泛认同的并行计算模型,尽管存在上述诸多模型如:PRAM模型、APRAM模型,BSP模型,1.OGP模型,C3模型等，但是它们都是基于并行计算机不同层次和类型的抽象,没

4、有一个可以成为普遍接受的简单的准确的计算模型,又随着应用技术对速率的渴望越来越高，百MbPS级别的传输率以及难以满足各种需求，比如5G的高速通信，高分辨率的图像处理，显卡的数据应用，高性能的计算和服务器，这些应用动辄要求GbpsGTs级别的速率,并口发展遇到的严重的瓶颈。(三)dkelkOTXdataOTxelkRXdataRXSystemsynchronousinterfacedata9TOkrefdataRXsourcesynchronousinterface系统同步和源同步时钟的并行通信随着速率增加信号的眼图逐渐模糊并行通信对于时钟倾斜和抖动引起的信号衰减比较敏感，如下例子士兵在训练出操

5、的时候，20人一排走正步，速度越快就越难对齐，在术语上为CIOCkSkew；人数越多越难对齐，术语上叫数据位宽。ClockSkewJitterrlJitter伴随着并行速率的增加，时钟抖动即Jitter的影响越来越严重，示波器的眼图可以到最后波形叠加十分严重，如上图随着速率增加信号的眼图逐渐模糊一图，接收端己经完全无法识别有效的信号了，并行的发展瓶颈主要如下：两个芯片间的时钟传播延时(CloCkSkeW)并行数据各个bit的传播延时(dataskew)时钟的和数据的传播延时不一致(Skewbetweendataandclock)多根同步信号在高速率时会发生串扰(共模传输，差模传输，静态传输)，

6、而且繁多的信号很难在PCB并行通信的PCB布线，要求等长，线宽间距一致，IayOUt的成本和难度很高，外部的连线也受到严重的限制，整个系统硬件成本高昂，系统的稳定性很难提高，举个例子，比如32个人并排向前走，速度越快，越容易互相踩踏。总之，并行数据很难做到很高的传输效率，成本也越来越高昂，理解了上面SkeW的概念，我们来做一个小的计算来理解。32bit数据的并行总线，传输的各种延迟skew都是比较理想理想的状态：数据从发送端的Skew=100psPCB走线引起的Skew=100ps时钟的周期抖动jitter=+-50ps接收端触发器采样窗口=20OPS最理想并行的有效频率=1/(100+100

7、+100+200)=2.0GHZ(DDR)或者1.0GHz(SDR单边沿)。在如此苛刻的优化硬件的条件，用了32根信号外加各种时钟和控制信号，有效频率才做到2G左右，常用的DDR4核心频率基本是400800MHz之间，我们发现并行通信的边际效益越来越低了。4高速串行SerDes的关键技术在经历了并行技术的严重的瓶颈，通信领域的工程师又回过头来想起了串行技术的好，与并行技术对比，串行技术有以下的好处：-IO的占用少布线简单没有信号间的串扰系统的硬件成本低有读者会问，通信领域最早就是串行通信，为何发展到并行通信后，又重新发展起来串行通信呢？那是因为近几年一些关键的技术发展，帮助串行通信突破了原有旧

8、架构上的瓶颈。BB/108EncodelntrtFtFOSCQmMf*W5(quAbmCQfltMfF11bwd0-0PCSUyerPMA1.ayer三lQMSerdes功能框图我们先从Serdes的基本功能来理解,SERDES是英文SERiaIizer（串行器）DESerializer（解串器）的简称，它包含了串化/解串器，均衡，FIFO,差分通道，编码器等主要功能模块。几项关键的Serdes技术促进了串行通信效率的大幅度提高，以下我们重点分析：4.1 差分通信（differentialsignaling）与传统的单端通信不同，差分信号由一对相反信号组成，接收端以两者的绝对值来判断信号，这样

9、差分信号在传输过程中，即时受到干扰，也是同一方向上的，两者的绝对值并没有变化，保持了传输信号的完整性。现在最新的接口技术如以太网，1.VDS,MIP1,HDM1等都是采用了差分通信技术。4.2 时钟恢复CDR(ClockDataRecovery)简单来讲，CDR技术就是把时钟信号和数据信号打包在一个信号里发送，在接收端再解包，所以没有CIoCk线了，也就没有Ck)CkSkeW了，也不存在时钟与数据的SkeW了，在上文的计算公式里一下就少了2(X)PS的延迟了，这个于早期的源同步时钟和系统同步时钟相比是一个巨大的进步，CDR技术也称为自同步技术，因为这个技术早期并没有，所以限制了当时串行通信的发

10、展。4.3 均衡技术(ChanneIEqUaliZation,Eq)现实的信号传输通道(芯片封装，PCB走线和线缆)存在趋肤效应和介质不均匀，造成寄生电容和阻抗，导致数据传输在高频时有严重的衰减。10E*06IoE*07IOeWe10E*0910EHOFrequency;Hz3nOtngrCorxj信号在IOYHZ开始严重的衰减在28GbPS信号能量衰减30db,电压幅度只剩3%为了应对高频信号的衰减，Serdes技术在接受端和发送端都有通道均衡EqualizaHon,原理是根据信号眼图的衰减频率，在特定频率提高信号的强度，抵消衰减幅额。发送端波形256Gbs3OiChannelTinw(出m

11、)st。一EveFFE8+DFE25.6Gbs30iChdnnel没开均衡的接收眼图打开均衡的接收眼图没开均衡与开均衡后4.4 PCS(PrOtoCOICOdeSUbIayer)层编解码技术编码技术将的原始数据插入辅助编码，提供时钟修正、块同步、通道绑定和将带宽划等功能8b10b编码是最常用的一种，由IBM开发己经被广泛采用。8b10b编码机制是Infiniband,千兆位以太网，FiberChannel以及XAUIIoG以太网接口采用的编码机制。它是一种数值查找类型的编码机制，可将8位的字转化为10位符号。这些符号可以保证有足够的跳变用于时钟恢复。连续的0或者1的情况出现，否则容易导致很长时

12、间没有信号跳变而丢失同步信息，8B/I0B编解码电路提高了线路良好的信号稳定性。针对其他的接口应用，还有4B/5B与64B/66B等编解码技术，大原理是一样的，就是插入辅助编码，提高信号链路的稳定性。4.5 高速SerDes技术和各种接口的关系随着差分通信，时钟恢复，均衡，编码等几个新技术的实现，串行通信这颗老树又迎来了新的春天，现在最新的SerdeS已经达到了112GbPS的传输速率，为数字时代通信的高速应用，如大数据存储，5G通信，云计算，图形游戏A1.自动驾驶，打下了坚实的基础！PHYSerialTX/RXSoftMacroHardMacroSerDesPMA-PhySiCaImedia

13、attaChment差分通道，均衡器，串行/解串器PCS-PrOtOCOlCOdeSUblayer(针对特定的协议如PClE,USB3.0,SATA等进行编码)8b10b编码解码,FIFO经过以上的分析，大家对这几个技术名称应该有更深一步的认识，在各种我们熟知的高速接口中，PClEXPreSS,USB3.0,XAUI万兆以太网，SATA,DP,RapidIO,HBM这些高速接口的底层都是基于SerdeS技术。USBMPCkMIOPWsa1a3SGMI高速Serdes技术的发展趋势和挑战主要回顾Serdes的发展历程，提出了Serdes技术分代及其特点，讲述当前国内外Serdes的技术现状，以及

14、SerdeS技术的发展趋势，对SerdeS架构和各模块技术演变、关键技术挑战进行了分析，并从协议、电路设计、信号完整性、发展趋势几个维度加以详细讨论。Serdes是英文单词串行器(Serializer)和解串行器(De-SeriaIizer)的合成词，可以称之为串行解串器。根据其功能来讲，SerdeS就是在发送端将并行数据转换为串行数据，在接收端将串行数据恢复为并行数据的电路。目前，SerdeS技术在有线通信方面已经得到了广泛应用。按照应用连接的类型，主要分为芯片与光模块的互联；芯片与芯片的互联；以及以太网互连。以太网接口主要有IOBASE-T、IoBASE-F、100BASE-T10BASE

15、-FX.1000BASE-X100obase-T接口，在跨城市互联中将主要用到ge及以上的接口。ge物理接口有1000BASE-X(802.3z标准)和100OBASE-T(802.3ab标准)两种。未来的高速率接口(100G或以上)均为GE类型，为了与100GE兼容，OTU4标准的制定为100GE,高端路由器厂家目前均可提供100GE,并大部分计划开发I(X)GEoTN接口。可以预见的是未来的高速端将是以太网和OTN这两种类型。在以并行通信主导的内存颗粒的访问接口领域,也有分别是海力士和AMD主导的HBM(HighBandwidthMemory,高带宽存储器)以及Intel支持、美光主导的HMC(HybridMemoryCube)等串行接口，作为与DDR5不同的一种演进方向。由此我们可以看到，Serdes已经跟随通信协议，广泛应用在电信、IT和个人消费电子领域。并且随着通信容量的快速提升，各种通信协议的单通道数据率也快速提升，例如图1所示的几种协议演进。(Gbp*)图1：部分协议的单通道数据率1技术现状