微型计算机原理应用4版知识考点.docx

《微型计算机原理应用4版知识考点.docx》由会员分享，可在线阅读，更多相关《微型计算机原理应用4版知识考点.docx（17页珍藏版）》请在第壹文秘上搜索。

1、第1章二进制数加法电路一、二进制数的相加1 .两个二进制数相加示例【例1.1】1a（1） 1-v171OS退位T加数A和被加数B都是1位数，其和S变成2位数，这是因为相加结果产生进位之故。“、O1A（2） ）ioa1ISA和B都是2位数，相加结果S也是2位数，因为相加结果不产生进位。/、I1.A（3） f1.1B-1IOSJA和B都是2位数，相加结果S是3位数，这也是产生了进位之故。（4） iI1.O5a例1.1.（4）是例1.1（3）的另一种写法，以便看出“进位”窕竞是什么意义。第1位（或称0权位）是不可能有进位的，要求参与运算的就只有两个数Ao和B。，其结果为So。第2位（或称1权位）就是

2、3个数A,B1.及C1.参与运算了。其中C1.是由于第1位相加的结果产生的进位。此3个数相加的结果其总和为S=1.,同时又产生进位C2,送入下一位（第3位）。第3位（或称2权位）也是3个数A2，B?及C2参加运算。由于A2及B?都是0,所以S2即等于第3位的相加结果S2。2.结论（1）两个二进制数相加时，可以逐位相加。如二进制数可以写成：t1.AAB-B；BzBiB则从最右边第1位（即0权位）开始，逐位相加，其结果可以写成：S=S3S2S1So其中各位是分别求出的：S1.A,+Br进位Gs,-A,+B,+a-atiqSr-Ar*B,+C,i8WC1S,-B1+GaC.最后所得的和是:C1.S,

3、SjSS:=A+B（1）右边第1位相加的电路要求：输入量为两个，即Ao及Bo；输出量为两个，即So及Ci。这样的一个二进制位相加的电路称为半加器（ha1.fadder）.（2）从右边第2位开始，各位可以对应相加。各位对应相加时的电路要求：输入量为3个，即ABi,Ci;输出量为两个,即5,Ci+1o其中i=1.,2,3,，n。这样的一个二进制位相加的电路称为全加器（fu1.1.adder）o二、半加器电路1.要求有两个愉入端，用于两个代表数字（A（）,BO）的电位输入；有两个输出端，用于输出总和SO及进位C1O这样的电路可能出现的状态可以用图1-1中的表来表示。此表在布尔代数中称为真值表。A3&

4、图1-1半加器的真值表及电路2 .输出与输入之间的关系（1）考察C与Ao及BO的关系，即可看出这是“与的关系，即：CI=AoXBo（2）考察So与Ao及Bo的关系，可看出这是“异或”的关系，即：S0=A,Bo=AoBAc3 .结论只有当A0及Bo二者相异时，才起到或的作用；二者相同时，则其结果为0。因此，可以用“与门”及“异或门”（或称“异门”）来实现真值表的要求。三、全加器电路1.要求及实现全加器电路的要求是：有3个输入端，以输入A/Bi和G，有两个输出端，即Si及Ci+卜其真值表可以写成如图12所示。由图1-2中左边的表分析可见，其总和Si可用“异或门”来实现，而其进位G+1则可以用3个“

5、与门”及一个，或门”来实现，其电路图也画在图1-2中的右边。图1-2全加器的真值表及电路I.判断多输入的“异或门的输入输出的关系这里遇到了3个输入的“异或门”的问题。判断的方法是：多输入A,B, C, 个数为零及偶数时，输出为0；为奇数时，输出为1。D,中为I的输入量的四、半加器及全加器符号图13(a)为半加器符号，图13 (b)为全加器符号。6e - - CU1.- Cl(a)半加密符号(b)金城器符号图1-3半加器及全加器符号五、二进制数的加法电路设A=IO1.O=IO(|0)B=1011=11 ( Q)则可安排如图14所示的加法电路。图1-44位的二进制加法电路A与B相加，写成竖式算法如

6、下：A1.O1.OB：101】(+即其相加结果为S=IO1.o1。从加法电路，可看到同样的结果:S-CtS1.S2S:S=IO1.O1.六、二进制数的减法运算1 .原码数值用其绝对值，正数的符号位用O表示，负数的符号位用I表示，这样表示的数就称为原码。原码表示简单易懂，而且与真值的转换方便。但若是两个异号数相加，或两个同号数相减，就要做减法。2 .补码（1）对于二进制数来说，正数的补码，符号位为0,其余位为其数值；负数的补码为该负数的绝对值（即与该负数的绝对值相等的正数）的补数。把一个数连同符号位按位取反再加1，可以得到该数的补数。如：105=+01101001B105补码=OUOIO（HB-

7、105=11101001B-105补码=IoOI（HIIB（2）求补数还可以直接求，方法是从最低位向最高位扫描，保留直至第一个1的所有位，以后各位按位取反。（3）负数的补码可以由与其绝对值相等的正数求补得到。根据两数互为补数的原理，对补码表示的负数求补就可以得到该负数的绝对值。如：-105补=IOo1.o1.1.IB=97H对其求补，从右向左扫描，第一位就是I,故只保留该位，对其左面的七位均求反得：O1.1.O1.o01,即补码表示的机器数97H的真值是-69H（=-105）o（4）一个用补码表示的机器数，若最高位为0,则其余几位即此数的绝对值；若最高位为1,则其余几位不是此数的绝对值，把该数

8、（连同符号位）求补，才得到它的绝对值。3.补码运算示例当数采用补码表示时，就可以将减法变成加法来运算了。【例1.2】求84解因为8-IOOOB4=01.00BTUnOOB于是8T-IOOOBI1.OOB=!0100进忙.含去01008【例1.3】求OFH-OAH（即求15减10之差）。解因为oi-ooqoiiiibUAH-OOOOIOIOB-OAH-II1.IOi1.OB所以OFHOAH-OOOO1.HIB*11I1.OHOB-I0000O1.O1.B,一道较,的冷-0000OIO1.B【例1.4】求64-100因为64-1064（-10）4=40H=O1.OOOOOOB10OAH-OOOOI

9、O1.OB-IO=I1.1.1.OIIOB做减法运算过程如下：OiOOOOOO-OoOo10】OOO1.1.O1.1.O做加法运算过程如下：O1.OO00T1.U1.O1.1.OIOOI1.O1.1.OJ进位合夫结果相同，其真值为：54（36H=30H+6=48+6）。七、可控反相器及加法/减法电路1 .可控反相器利用补码可将减法变为加法来运算，但需要有一个电路能执行求反操作，并使其最低位加1。ff0（，SC6单Y图1-5可控反相器图1-5所示的可控反相器就是为了对一个二进制数执行求反操作而设计的。这实际上是一个异或门（异门），两输入端的异或门的特点是：两者相同则输出为0,两者不同则输出为1。

10、用真值表来表示这个关系，更容易看到其意义，如表1-1所示。表1-1可控反相器的真值表SUBBOYY与Bo的关系00I01Y与BO相同Y与Bo相同同相10I10Y与BO相反Y与Bo相反反相由表1“所示的真值表可见，如将SUB端看作控制端，则当在SUB端加上低电位时，Y端的电平就和Bo端的电平相同。在SUB端加上高电平，则Y端的电平和Bo端的电平相反。2 .补码加减法电路（1）概述在图14的4位二进制数加法电路上增加4个可控反相器并将最低位的半加器也改用全加器，就可以得到如图1-6的4位二进制数加法器/减法器电路了，因为这个电路既可以作为加法器电路（当SUB=0）,又可以作为减法器电路（当SUB=

11、1）。图1-6二进制补码加法器/减法器若有下面两个二进制数:A-AqA：A1.AB=B1B2BiB则可将这两个数的各位分别送入该电路的对应端，于是：当SUB=O时，电路作加法运算：A+B；当SUB=I时，电路作减法运算：A-B0(2)原理当SUB=O时，各位的可控反相器的输出与B的各位同相，各位均按位相加。结果如下：S=S1SjS1S.而其和为：CtS=GS1S7S1.So.当SUB=I时，各位的反相器的输出与B的各位反相，注意，最右边第一位(即SO位)也是用全加器，其进位输入端与SUB端相连，因此其CO=SUB=1。所以此位相加即为：A()+B0+1.其他各位为：A|T+CiAtTfit+C

12、t+B1C,因此其总和输出S=S3S2SiSc.即：S-A+B-1=A*AjAA*B,i.*,1AU注意：此时C4若不等于0,则要被舍去。第2章微型计算机的基本组成电路一、算术逻辑单元算数逻辑部件既能进行二进制数的四则运算，也能进行布尔代数的逻辑运算。A1.U的符号一般如图2-1所示。A和B为两个二进制数，S为其运算结果，ContrO1.为控制信号。图2-1A1.U的符号二、触发器1 .触发器的概念触发器（trigger）是计算机的记忆装置的基本单元，也可说是记忆细胞。触发器可以组成寄存器，寄存器乂可以组成存储器。寄存器和存储器统称为计算机的记忆装置。触发器是存放二进制数字的两状态逻辑信号的单

13、元电路，它有两个互补输出端1和Q,一般以D的状态作为触发器的状态。2 .RS触发器RS触发器是组成其他触发器的基础，可以用与逻辑组成，也“以用或逻辑组成。用与逻辑组成的RS触发器及逻辑符号如图2-2所示，RS触发器有两个信号输入端：端和弓端，号称为置0端，1称为置.1端。R和S上面的非号和逻辑符号中的小圆圈表示置1和置0信号都是低电平起作用即低电平有效，它表示只有输入到该端的信号为低电平时才有信号，否则无信号。图2-2与逻辑组成的RS触发器3 .D触发器（1）输入输出D触发器有2个互补输出端Q、1和2个输入信号，一个输入信号是时钟信号CP,另一个是激励信号Do（2）逻辑符号D触发器的逻辑符号如

14、图2-3所示，图中CP端有小圆圈表示下降沿触发，若无小圆圈表示上升沿触发。图2-3D触发器的逻辑符号带有预置和清零输入的D触发器的逻辑符号如图2-4所示。图24带有预置和清零输入的D触发器的逻辑符号SD和RD是异步输入端，低电平有效。异步输入端SD和R0的作用与RS触发器的置1端和置O端的作用相同，SD用于直接置位，被称作直接置位端或置1端；区,用于直接复位，被称作直接复位端或置0端。a.当SD=O且RD-I时，不论激励输入端D为何种状态也不需要时钟脉冲CP的触发，都会使Q=I,Q=O,即触发器置1;b.当SD-I且&,二0时，触发器的状态为0。逻辑符号中异步输入端的小圆圈表示低电平有效，若无小圆圈则表示高电平有效。4 .JK触发器(1)输入输出JK触发器有2个互补输出端q、Q和3个输入信号，一个输入信号是时钟信号CP,另两个是激励信号J和K。(2)逻辑符号JK触发器的逻辑符号如图2-5所示。JK触发器与D触发器一样，图中CP端有小圆圈表示下降沿触发，若无小圆圈表示上升沿触发，异步输入端的小圆圈表示低电平有效，若无小圆圈则表示高电平有效。图2-5JK触发器的逻辑符号三、寄存器1 .寄存器的概念寄存器(register)是由触发器组成的。一个触发器就是一个一位寄存器。由多个触发器可以组成一个多位寄存器。寄存器由于