数字电路与逻辑设计周洪敏第5章2.ppt

《数字电路与逻辑设计周洪敏第5章2.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计周洪敏第5章2.ppt（18页珍藏版）》请在第壹文秘上搜索。

1、15.4 常用触发器常用触发器5.4.1 维阻维阻DFF(a)逻辑图逻辑图 G1G2G5G6G3G4 SDQQDCP RD阻阻0线线维维1线线维维0线线阻阻1线线 SD RDba123456ABCD654321DCBATitleNumberRevisionSizeBDate:14-Mar-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXin第五章.ddbDrawn By:1DSC1RQQ&DDSCPRDD(c)国际符号122(2)SD=1、RD=1反馈到反馈到G5、G6的输入，的输入，则则a=D,b=D

2、。001111DCP=0期间：期间：G1G2G5G6G3G4QQDCP阻阻0线线维维1线线维维0线线阻阻1线线 SD RDba D D输出保持原状态输出保持原状态不变不变(1)G3、G4被锁，输出被锁，输出均为均为1。功能分析：功能分析：3CP上升沿到达时上升沿到达时:1111G1G2G5G6G3G4QQDCP阻阻0线线维维1线线维维0线线阻阻1线线 SD RDbaD D DDG3、G4开启，开启，使使 SD=D、RD=D 因此：因此：Qn+1=SD+RDQn=D+DQn=DQ=D4通过维通过维1线使线使Q=1不变。不变。通过阻通过阻0线使线使Q不不变成变成0。1Q=1因此以后因此以后CP=1

3、期期间间D的变化不影的变化不影输出。输出。G1G2G5G6G3G4QQDCP阻阻0线线维维1线线维维0线线阻阻1线线 SD RDbaCP上升沿过后（设上升沿过后（设Q=1）：）：01011105通过维通过维0线使线使Q=0不变。不变。通过阻通过阻1线使线使Q不不变成变成1。1Q=0因此以后因此以后CP=1期期间间D的变化不影的变化不影输出。输出。G1G2G5G6G3G4QQDCP阻阻0线线维维1线线维维0线线阻阻1线线 SD RDbaCP上升沿过后（设上升沿过后（设Q=0）：）：1100111016123456ABCD654321DCBATitleNumberRevisionSizeBDate

4、:14-Mar-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXin第五章.ddbDrawn By:QQRSDCPDDD(b)曾用符号12123456ABCD654321DCBATitleNumberRevisionSizeBDate:14-Mar-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXin第五章.ddbDrawn By:1DSC1RQQ&DDSCPRDD(c)国际符号12图图 5.4.1 维阻维阻DF

5、F 7维阻维阻D触发器功能表触发器功能表正沿触发正沿触发SD RD D CP 1+nQ 功能名称功能名称 1 1 0 0 同步置同步置0 1 1 1 1 同步置同步置1 0 1 1 异步置异步置1 1 0 0 异步置异步置0 1 1 0 nQ 保持保持 nQ 1+nQ D 0 0 0 0 11 1 00 1 11 表表5.4.2 维阻维阻DFF激励表激励表 8(4)波形图波形图 RDCPSDDQ图图 5.4.2 DFF的波形图的波形图9123456ABCD654321DCBATitleNumberRevisionSizeBDate:18-Mar-2002Sheet of File:C:Prog

6、ram FilesDesign Explorer 99 SELibraryYangHengXin第五章.ddbDrawn By:&1&1&G1G2G6G5G4G3G7G8hgJCPKQQ2.负边沿负边沿JKFF(a)逻辑图逻辑图 123456ABCD654321DCBATitleNumberRevisionSizeBDate:18-Mar-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXin第五章.ddbDrawn By:JCPKQQ(b)曾用符号 SD RDt tpdpdttpdpd(G7,G8)(G

7、7,G8)10123456ABCD654321DCBATitleNumberRevisionSizeBDate:18-Mar-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXin第五章.ddbDrawn By:&1&1&G1G2G6G5G4G3G7G8hgJCPKQQ(a)逻辑图逻辑图 111 Q QCP=1期间：期间：Qn+1=Qn+Qng=Qn输出保持不变，且输出保持不变，且g=J Qnh=KQn11123456ABCD654321DCBATitleNumberRevisionSizeBDate:1

8、8-Mar-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXin第五章.ddbDrawn By:&1&1&G1G2G6G5G4G3G7G8hgJCPKQQ(a)逻辑图逻辑图 000CP下降沿到达：下降沿到达：Qn+1=SD+RDQn SD=g=J QnG3、G4门被封锁，门被封锁，形成基本形成基本SRFF SD RD RD=h=KQn=J Qn+KQnQn=J Qn+KQn12123456ABCD654321DCBATitleNumberRevisionSizeBDate:18-Mar-2002Shee

9、t of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXin第五章.ddbDrawn By:&1&1&G1G2G6G5G4G3G7G8hgJCPKQQ(a)逻辑图逻辑图 000CP=0期间期间G7、G8门被封锁，门被封锁，SD RDg=h=1 触发器保持不变触发器保持不变Qn+1=J Qn+KQnCP 所以，负边沿所以，负边沿JKFF的的次态方程：次态方程：13123456ABCD654321DCBATitleNumberRevisionSizeBDate:18-Mar-2002Sheet of File:C:Program

10、FilesDesign Explorer 99 SELibraryYangHengXin第五章.ddbDrawn By:JCPKQQ1JC1 1K(c)国标符号 SD RD J K CP 1+nQ 1+nQ 功能名称功能名称 0 0 1 1 不允许不允许 1 0 0 1 异步置异步置“0”0 1 1 0 异步置异步置“1”1 1 0 0 nQ nQ 保持保持 1 1 0 1 0 1 置置“0”1 1 1 0 1 0 置置“1”1 1 1 1 nQ nQ 翻转翻转 负边沿负边沿JKFF功能表功能表激励表激励表 nQ 1+nQ J K 0 0 0 0 1 1 1 0 1 1 1 0 Qn+1=J

11、Qn+KQnCP 14123456ABCD654321DCBATitleNumberRevisionSizeBDate:18-Mar-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXin第五章.ddbDrawn By:RCPJKQD波形图波形图 15电平触发器电平触发器 边沿触发器边沿触发器 主从触发器主从触发器 小结小结:触发方式在逻辑符号中的表示：触发方式在逻辑符号中的表示：例如例如QQ1JJC1CP1KKQQ1JJC1CP1KKQQ1JJC1CP1KK16 根据是否受时钟控制分为根据是否受时钟控制

12、分为 异步触发器异步触发器 同步触发器同步触发器 基本基本 RS 触发器是构成各种触发器的触发器是构成各种触发器的基础。基础。它的输出受输入信号直接控制，不能定时控制，它的输出受输入信号直接控制，不能定时控制，常用作集成触发器的辅助输入端，用于直接置常用作集成触发器的辅助输入端，用于直接置 0 或直接置或直接置 1。使用时须注意弄清它的有效电平，并满足约束使用时须注意弄清它的有效电平，并满足约束条件。条件。基本基本 RS 触发器触发器钟控触发器、主从触发器和边沿钟控触发器、主从触发器和边沿触发器触发器17不同触发方式的工作特点不同触发方式的工作特点 正电平触发式触发器的状态在正电平触发式触发器

13、的状态在 CP=1 期间翻转，期间翻转，在在 CP=0 期间保持不变。电平触发式触发器的期间保持不变。电平触发式触发器的缺点是存在空翻现象，通常只能用于数据锁存。缺点是存在空翻现象，通常只能用于数据锁存。主从触发器由分别工作在时钟脉冲主从触发器由分别工作在时钟脉冲 CP 不同时段不同时段的主触发器和从触发器构成，通常只能在的主触发器和从触发器构成，通常只能在 CP 下下降沿时刻状态发生翻转，而在降沿时刻状态发生翻转，而在 CP 其它时刻保持其它时刻保持状态不变。它虽然克服了空翻，但对输入信号仍状态不变。它虽然克服了空翻，但对输入信号仍有限制。有限制。18分析触发器时应弄清楚触发器的功能、触发分析触发器时应弄清楚触发器的功能、触发方式和触发沿方式和触发沿(或触发电平或触发电平)，并弄清楚异步，并弄清楚异步输入端是否加上了有效电平。输入端是否加上了有效电平。边沿触发器只能在边沿触发器只能在 CP 上升沿上升沿(或下降沿或下降沿)时刻接时刻接收输入信号，其状态只能在收输入信号，其状态只能在 CP 上升沿上升沿(或下降或下降沿沿)时刻发生翻转。它应用范围广、可靠性高、时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。抗干扰能力强。