第3章组合逻辑电路1.ppt
《第3章组合逻辑电路1.ppt》由会员分享,可在线阅读,更多相关《第3章组合逻辑电路1.ppt(64页珍藏版)》请在第壹文秘上搜索。
1、3.6 数值比较电路数值比较电路数值比较电路是用来比较两个二进制数数值比较电路是用来比较两个二进制数的大小或是否相等的电路。的大小或是否相等的电路。比较原理比较原理一位比较器一位比较器四位比较器四位比较器比较原理比较原理比较两个二进制数的大小要从最高位开比较两个二进制数的大小要从最高位开始比较直至最低位。始比较直至最低位。如对于如对于A=A3A2A1A0和和B=B3B2B1B0,若,若A3B3,以下各位不必比较,就可判断,以下各位不必比较,就可判断AB,反之,若,反之,若A3B3,则,则ABi,AiBi,Ai=Bi。其真值表如表。其真值表如表3-19所示。所示。表表3-19 一位比较器真值表一
2、位比较器真值表输 入输 出AiBi(Ai=Bi)(AiBi)01010110110000100001由表可得出一位比较由表可得出一位比较器的三个输出端的逻器的三个输出端的逻辑表达式分别为:辑表达式分别为:iiiiBABA)(iiiiBABA)(iiiiBABA)(Ai=Bi)AiBi(AiBi)图图3-33一位比较器一位比较器1&11iiiiBABA)(iiiiBABA)(iiiiBABA)(一位比较器逻辑图一位比较器逻辑图四位比较器四位比较器中规模四位数值比较器中规模四位数值比较器CC14585(74LS85)的逻辑图和逻辑符号如图的逻辑图和逻辑符号如图3-34所示。所示。A3A2A1A0和
3、和B3B2B1B0为比较输入;为比较输入;AB、Ab、ab)(aB)(AB3A3B2A2B1A1B0A0Bi AiBi 1iiBA)()(0011223300112233112233223333baBABABABABABABABABABABABABABABA)()(0011223300112233112233223333baBABABABABABABABABABABABABABABA)()(00112233baBABABABABA四位比较器四位比较器(ab)B0A0B1A1B2A2B3A3(AB)(A=B)(AbaBABA=B(a)逻辑图逻辑图图图3-34 四位数值比较器四位数值比较器&111
4、11111四位比较器四位比较器(ab)B0A0B1A1B2A2B3A3(AB)(A=B)(ABAb a=b aBAb a=b ab74LS85(2)实现逻辑图实现逻辑图例例 试选用中规模集成电路实现下表试选用中规模集成电路实现下表所示电路。所示电路。A B C DF1 F2 F30 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 0 01 0 01 0 01 0 01 0 01 0 00 1 00 0 10 0 10 0 10 0 10 0 10 0 1解:若把
5、解:若把A、B、C、D看看成二进制数时,成二进制数时,ABCD=0110时,时,F2=1;ABCD0110时,时,F3=1;上述分析结果是上述分析结果是ABCD与与二进制二进制0110比较得出的。比较得出的。0 1 1 0因此选用四位二进制数因此选用四位二进制数值比较器较为方便。值比较器较为方便。令令A3A2A1A0=ABCD,B3B2B1B0=0110,AB时为时为F3。逻辑图如图所示。逻辑图如图所示。A3A2A1A0B3B2B1B0ABAbaba=b74LS85+5VF3F2F1ABCD0110例子的逻辑图例子的逻辑图3.6 算数运算电路算数运算电路 二进制加法电路二进制加法电路 二进制减
6、法电路二进制减法电路 算术逻辑单元算术逻辑单元(ALU)二进制加法电路半加和全加的概念半加和全加的概念半加器(半加器(Half Adder)全加器(全加器(Full Adder)加法器加法器串行加法器串行加法器并行加法器并行加法器 串行进位并行加法器串行进位并行加法器 超前进位并行加法器超前进位并行加法器BCD码加法器码加法器 半加和全加的概念半加和全加的概念两个两个n位二进制数相加,是从最低有效位开位二进制数相加,是从最低有效位开始相加,得到始相加,得到“和数和数”并传送进位最后得并传送进位最后得到结果。到结果。最低位只有加数和被加数相加,称为半加;最低位只有加数和被加数相加,称为半加;其余
7、各位是加数、被加数和相邻低位的进其余各位是加数、被加数和相邻低位的进位相加称为全加。位相加称为全加。半加器半加器(Half Adder)半加器:完成只有加数和被加数相加的半加器:完成只有加数和被加数相加的电路,称为半加器,如最低位的加法。电路,称为半加器,如最低位的加法。iiiiiiiBABABASii1iBACAiBiSiCi+10 0 0 00 1 1 01 0 1 01 1 0 1半加器真值表半加器真值表AiBiSiCi+1(a)&=1Ci+1AiBiSi(b)COCi+1HAAiBiSi(c)半加器的逻辑符号及真值表半加器的逻辑符号及真值表全加器(全加器(Full Adder)全加器:
8、能够完成除了加数、被加数相全加器:能够完成除了加数、被加数相加之外,还要加上相邻低位的进位的电加之外,还要加上相邻低位的进位的电路,称为全加器。路,称为全加器。Ai Bi Ci 0 01 01 00 11 00 10 1 1 1 0 0 0 0 0 1 0 1 00 1 1 1 0 01 0 1 1 1 01 1 1 Si Ci+1 全加器真值表全加器真值表iiiiCBAS)(iiiii1iBACBAC全加器的真值表全加器的真值表和和加数加数被加数被加数低位来的进位低位来的进位向高位的进位向高位的进位AiBiCi0100011110AiBiCi0 10001111000000 0 001111
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 组合 逻辑电路