EDA数字时钟课程设计.docx
《EDA数字时钟课程设计.docx》由会员分享,可在线阅读,更多相关《EDA数字时钟课程设计.docx(10页珍藏版)》请在第壹文秘上搜索。
1、课程设计报4学生姓名学号班级专业电子信息工程题目数字时钟设计指导教师一、任务和设计要求1 .熟悉集成电路的引脚安排。2 .掌握各芯片的逻辑功能及使用方法。3 .了解数字钟的组成及工作原理。4 .熟悉数字钟的设计与制作。1 .设计指标(1)时间以24小时为一个周期;(2)显示时、分、秒;(3)有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;(4)计时过程具有报时功能,当时间到达整点前5秒进行蜂鸣报时。2 .设计要求(1)画出电路原理图(或仿真电路图);(2)元器件及参数选择;(3)电路仿真与调试二、设计原理设计思路根据系统设计要求,系统设计采用自顶向下设计方法,由时钟分频部分、计时
2、部分、按键部分调时部分和显示部分五个部分组成。这些模块都放在一个顶层文件中。1)时钟计数:首先下载程序进行复位清零操作,电子钟从(X):00:(X)计时开始。SethoUr可以调整时钟的小时部分,Setmin可以调整分钟,步进为1。由于电子钟的最小计时单位是1s,因此提供给系统的内部的时钟频率应该大于1Hz,这里取100Hz。CLK端连接外部IOHz的时钟输入信号clk0对elk进行计数,当clk=10时,秒力口1,当秒力到60时,分加1;当分加到60时,时力口1;当时加到24时,全部清0,从新计时。用6位数码管分别显示“时”、“分”、“秒”,通过OUTPUT(6DOWNTO0)上的信号来点亮
3、指定的LED七段显示数码管。2)时间设置,手动调节分钟、小时,可以对所设计的时钟任意调时间,这样使数字钟真正具有使用功能。我们可以通过实验板上的键7和键4进行任意的调整,因为我们用的时钟信号均是IHZ的,所以每LED灯变化一次就来一个脉冲,即计数一次。3)清零功能:reset为复位键,低电平时实现清零功能,高电平时正常计数。可以根据我们自己任意时间的复位。总体结构图三、系统设计D时、分、秒计时器时计时器为一个24进制计数器,分、秒计时器均为60进制计数器。当秒计时器接受到一个秒脉冲时,秒计数器开始从1计数到60,此时秒显示器将显示00、Ok02、59、00;每当秒计数器数到00时,就会产生一个
4、脉冲输出送至分计时器,此时分计数器数值在原有基础上加1,其显示器将显示00、01、02、5900;每当分计数器数到00时,就会产生一个脉冲输出送至时计时器,此时时计数器数值在原有基础上加1,其显示器将显示00、01、02、23、OOo即当数字钟运行到23点59分59秒时,当秒计时器在接受一个秒脉冲,数字钟将自动显示00点00分00秒。2)校时电路当开关拨至校时档时,电子钟秒计时工作,通过时、分校时开关分别对时、分进行校对,开关每按1次,与开关对应的时或分计数器加1,当调至需要的时与分时,拨动reset开关,电子钟从设置的时间开始往后计时。四、参考程序Alert模块1.IBRARYIEEE;US
5、EIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYalertISPORT(clkJNSTD_LOGIC;dain:INSTD_LOGIC_VECTOR(6DOWNTO0);speak:OUTSTD-L0GIC;lamp:OUTSTD_L0GIC_VECT0R(2DOWNTO0);ENDalert;ARCHITECTUREfunOFalertISSIGNALcount:STD_LOG!C_VECTOR(1DOWNTOO);SIGNALcount1:STD_LOGIC_VECTOR(1DOWNTOO);BEGINspeake
6、r:PROCESS(clk)BEGIN-speak=counl1(1);IF(cIk,eventandelk-)THENIF(dain=,OOOOOOO,)THENspeak=10)THENcountl=00;-countl为三进制加法计数器ELSEcountl=countl+l;speak=count1(O);ENDIF;ENDIF;ENDIF;ENDPROCESSspeaker;IamperTROCESS(Clk)BEGINIF(rising_edge(clk)THENIF(count=10,)THENIF(count=OO)THENIamp二“001”;-循环点亮三只灯ELSIF(cou
7、nt=O,)THENlamp=010;ELSIF(Count=nIOn)THENlamp=100n;ENDIF;count=count+1;ELSEcount=00;ENDIF;ENDIF;ENDPROCESSIamper;ENDfun;Hour模块1.IBRARYIEEE;useIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYhourISPORT(clk,reset:INSTD_LOG1C;daout:outSTD_L0GIC_VECT0R(5DOWNTO0);ENDENTITYhour;ARCHITECTUREfun
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 数字 时钟 课程设计