2022年电子元器件行业专题：PCIe总线标准升级服务器PCB迎景气周期.docx

《2022年电子元器件行业专题：PCIe总线标准升级服务器PCB迎景气周期.docx》由会员分享，可在线阅读，更多相关《2022年电子元器件行业专题：PCIe总线标准升级服务器PCB迎景气周期.docx（21页珍藏版）》请在第壹文秘上搜索。

1、2022年电子元器件行业专题：PCIe总线标准升级，服务器PCB迎景气周期1.PCIe标准升级，带动服务器新一轮迭代周期1. 1.PCIe总线连接CPU与PCIe设备，是CPU平台重要组成部分CPU平台由“CPU+芯片组+总线”构成，PCIe总线标准是其重要组成部分。CPU平台由“CPU+芯片组+总线”构成，CPU内部集成PCIe控制器和内存控制器，PCIe标准每一代升级几乎能够实现传输速率翻倍，PCIe总线标准的演进推动CPU平台的升级迭代。总线是主板传输数据的“道路”，负责CPU与芯片组的连接。总线包含QP1.总线、PCIe总线、USB总线、SP1.总线和DM1.总线等。其中，CPU与CP

2、U、CPU与PC1.e设备分别通过QP1.总线和PCIe总线连接，PCH与USB、SATA硬盘、SAS硬盘和网卡等分别通过USB总线、SATA总线、SAS总线、PCIe总线等连接，BMC(BaseboardManagementContro1.Ier,基板管理控制器)与其他设备通过SP1.总线连接。PCIe(PeripheraIComponentInterconnectExpress)是一种高速串行计算机扩展总线标准，最早由Inte1.于2001年提出，用于替代旧的ISA和PC1.总线标准，从而满足更高的带宽和吞吐量需求。相比于PC1.总线采用的并行总线结构，PCIe总线属于高速串行点对点双通道

3、高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽，可以使用更高的时钟频率、更少的信号线、更高的总线带宽。因此PCIe的传输效率更高、传输距离更远、功耗更低、抗干扰能力更强、可拓展性更好，能够连接多种高速扩展设备，如显卡、A1.加速卡、固态硬盘、无线网卡、有线网卡、视频采集卡等。从结构上看，PCIe总线是一个层次性很强的树状形总线接口，其主要功能为替CPU提供访问外部设备的总线接口，CPU是树根，承载了总线系统的主控角色，RootCompIex是处理器接口、DRAM接口等模块的集合，可以被认为是CPU和PCIe拓扑之间的接口，各个设备则是这棵树的子父节点和叶节点，Switch可以连接多个

4、PCIe设备，PCIe桥则能够连接传统的PCI和PCI-X设备。作为点对点连接的总线，一条PCIe链路只能两端各连接一个设备，分别为数据发送端和数据接收端，传输数据量的大小由通道数决定，一般一条链路可以有1-32个通道数，对应PCIe总线接口有Kx4、x8、16这4种常见的规格尺寸。1.2. PCIe脱胎于PCI架构，是服务器主流总线解决方案PCIe标准之前，PC上的系统总线由PCI和AGP组成,AGP主要用于连接显卡，是在PCI标准基础上针对3D应用拓展而来的，没有脱离PCI体系，其他的各种外接设备如网卡、独立声卡等，都连接在PC1.总线上，高度共享同一带宽。随着新技术的不断发展，PC1.总

5、线的传输能力逐渐力不从心。2001年提出的PCIe标准完全脱胎于PCI架构，采用点对点传输的串行方式，在时钟频率、传输带宽上具有明显优势，并且可以在软件层面与PCI兼容。新兴总线标准层出不穷，但无法替代PCIe的主导地位。目前高性能I/O设备普遍采用PCIe总线，但是随着数据TB级增长、异构计算发展快速，PCIe在内存使用效率、延迟和数据吞吐量等方面存在一定局限性。一方面，PCIe总线的拓扑呈现树形结构，设备ID号码数量有限，无法形成大规模网络；另一方面，PCIe网络中的存储器地址空间存在隔离，并且PCIe的事务层不支持CaCheCoherneCy事务的处理，导致PCIe设备端每次都需要通过访

6、问HostRAM来获取CPU地址域中的数据，访问延迟较高。为了解决该问题，实现设备内部高速高效的互联，IBM最早推出了CAPI(CoherentAcce1.eratorProcessorInterface)接口，该版本逐渐演化成为OpenCAPI,该接口协议复用了PCIe物理层、链路层和事务层，将CC和CAPI控制事务装进PCIe链路层数据包中传送，在CPU一侧增加解析处理模块进行逻辑处理。此后相继推出的CX1.CC1.X、Gen-Z等新兴互联总线标准都为PCIe提供了替代方案。OpenCAPI:OpenCAPI是开放式一致性加速器接口标准,具有以下四点优势：1）高性能，其单通道的最高传输速率

7、可达25Gbpso2）不占用CPU资源，允许外设在应用程序空间内不经内核参与地自主运行。3）兼容性好，支持各种硬件加速器、高性能I/O设备和高性能存储设备的连接。4）完全开放。但OpenCAPI仅支持CPU直连，不支持Switch连接。CCIX:CCIX是一种能够将两个或两个以上器件通过缓存一致性的方式来共享数据的片间互联。CCIX提供了一种平衡方法，通过创建由CPU和加速器组成的网状网络，使得所有计算单元有对等的能力为内存扩展器件和加速器提供高性能、低延时、芯片与芯片间的互联，最高连接速率升至25GTsoCCIX特别为应对未来数据中心、云计算、大数据及其它需要异构计算的应用的巨大挑战而设计，

8、主要支持者是XiIinx,目前已在XiIinx和华为的产品中得到应用，联盟成员超过50个。Gen-Z:Gen-Z是一种内存语义架构，通过OPCOdeS和OpCIasses定义了大量的内存语义操作，从而实现在不同组件的内存之间进行高效的数据传输。Gen-Z具有如下技术优势：1）不仅使存储器件互联，也使得CPU和加速器互联，减轻了CPU的处理压力。2）能够重新配珞系统，因此在资源供应和共享方面更加灵活、响应更快。3）使用一种高带宽、低延迟和高效的协议来简化软硬件设计，降低了解决方案的成本和复杂性。CX1.:CX1.(COmPUteExpress1.ink)是开放式互联新标准，由Inte1.在201

9、9年提出，能够提供CPU和专用加速器以及高性能存储系统之间的接口，具备高效、高速、低延时的特点。CX1.现已演进到2.0版本，CX1.2.0基于PCIe5.0的物理层，但仅支持CPU点对点直连拓扑。CX1.已应用于多个服务器产品，如Inte1.将于2022年下半年推出的SapphireRapids处理器，将支持PCIe5.0和CX1.1.1,AMD也宣布下一代Epyc处理器Genoa将支持CX1.oCPU龙头的率先使用将推动其他组件设备商的跟进，完成自上而下的统合。2021年11月，CX1.正式合并Gen-Z,将把所有Gen-Z规范转移给CX1.联盟，双方联盟成员共同专注于CX1.这唯一的互联

10、标准。新兴总线标准层出不穷，但PCIe是异构计算机的CPU、GPU、FPGA以及加速器之间的主要连接标准，NVIink、CCIX、CX1.等大多数标准仍然依赖PCIe的逻辑和物理层基本技术。未来这些新兴协议或将作为PCIe物理层之上运行的一种可选协议，无法取代PCIe的主导地位。1.3. PCIe标准持续演进升级，5.0正加速推进，三代共存成为市场主旋律1.3.1. 迭代周期约为三年，几乎每轮升级传输效率翻传输速率和带宽大小是PCIe总线的核心性能，围绕这两大性能，PCIe总线标准持续演进升级，迄今为止该标准已经历了5代的更新迭代。按照数据传输技术的发展，处理器I/O带宽的需求每三年就会倍增，

11、PCIe也大致按照三年一代的速度更新演进。1.3.2. 市场需求分化，多代版本同期竞争PCIe3.O目前占据市场绝大多数份额，PCIe3.O到4.0的发展时间极长，据行业研究公司ForwardInsights估计，2021年PCIe3.0SSD的市场占比达到81%o短期来看，消费市场的大多数用户没有频繁大文件读写的需求，成本较低、发展成熟的PCIe3.0仍将主导通用型主机与周边装络。PCIe4.0的产品自2021年下半年开始在数据中心进行切换，并逐步从数据中心等企业级市场下沉到消费级市场。目前消费级硬件市场的主要阵营Inte1.和AMD已经全部支持PCIe4.0技术，未来1-2年后消费市场将会

12、迎来PCIe4.0时代。据行业研究公司ForwardInsights预测，2021年PCIe4.0在所有数据中心PCIeSSD的占比是19%,到2025年将增长至77%o在同一时间段内，PCIe3.0SSD占比在2025年将下降到11%oPCIe5.0刚刚进入到数据中心领域，将聚焦在企业级服务器市场，满足高性能设备的高吞吐量要求，尤其是在云计算和边缘计算领域，业内专家预测PCIe5.0将在2023年左右占据7-8成的市场份额。1.3.3. 全系列中生命周期最长的PCIe3.0,目前仍是消费市场的主流选择从2010年至2017年，PCIe3.0作为最高级的总线技术标准存续时间长达7年，产品生态完

13、备。2010年推出后，PCIe3.0在PC和服务器上逐渐普及，现已成为市场上最成熟的接口协议。在PC市场，更高级的总线标准能带来性能上的跃迁，却并没有让普通终端用户的使用体验产生质的飞跃。面对日常应用场景，PCIe3.0协议的通道带宽已能应付包括电竞游戏、后期处理等主要存储应用的需求。据京东平台的售价(2022.6.23),1TB的PCIe4.0SSD的平均售价在1199元左右，而同样容量的PCIe3.0由于工艺成熟、存货充足，价格仅为699元左右。得益于PCIe3.0产品的高性价比优势，该系列目前仍是消费市场的主流选择。随着未来消费终端性能需求提升和PCIe4.0成本逐步下降，PCIe3.0

14、终将退出历史的舞台。随着PCOEM市场更多CPU和主控的支持，主流SSD从PCIe3.0逐渐过渡到PCIe4.0,特别是在高性能PC应用上，更新迭代的表现尤为明显，部分PCOEM一线厂商已经开始陆续停止PCIe3.0平台的导入。1.3.4. PCIe4.0在逐步构建生态，5.0标准已经推出PCIe4.O于2017年正式推出，第四代版本容量更大，通道数量更多，突破了上一代协议标准的带宽限制，在超算、企业级高速存储、网络设备等产品上有着更广泛的应用和拓展。显卡领域，PCIe4.0推动了大规模多显卡平台的落地，也让单显卡具备更好的计算能力，提高了超高画质下的游戏性能；存储领域，PCIe4.0加速了固

15、定硬盘产业的快速迭代，PCIe4.0发布不到一年的时间，固定硬盘读取速率从3500MB/S提升至超过7000MB/S,实际最大性能提升近1倍多。PCIe4.0相关产品生态还未建立，仅两年后新一代标准出台，龙头企业便着手PCIe5.0的产品研发。2019年AMD联合群联发布了业内首款PCIe4.0处理器平台和主控芯片，一年后，Inte1.出货支持PCIe5.0的Agi1.exFPGA,拉开了PCIe5.0时代的大幕。1.3.5. PCIe5.0性能升级，各大厂商快速推进产品布局PCIe5.0标准发布于2019年5月，距上一代PCIe4.0发布仅仅过了2年的时间，迭代时间较短。通过改变电气设计改善

16、信号完整性和机械性能，PCIe5.0新标准减少了延迟，降低了长距离传输的信号衰减。与PCIe4.0相比，PCIe5.0信号速率达到32GTs,x16带宽（双向）提升到了128GBs,能够更好地满足吞吐量要求高的高性能设备，如数据中心、边缘计算、机器学习、AK5G网络等场景日益增长的需求。除了保证高速传输的能力，PCIe5.0还进一步加强了信号完整性，不仅适合连接显卡、SSD等配件，也适用于平台总线的使用。目前PCIe5.0已成为各大厂商竞争布局的热点，产业链各企业都已开启了相关产品研发和技术积累，但下游终端市场需求还未释放，未来随着产品成本的不断优化和终端设备需求朝向高端方向演进，PCIe5.0的主流价值将日益凸显。PCIe5.0将先在服务器市场发挥主导作用。A1.应用生成海量数据，并产生了实时搬迁、处理这些数据的需求。机器学习训练模型的大小，每3-4个月就会翻倍，同时因A1.属于算力密集型工作，对存储的快速访问也会很关键。企业应用数据中心转向云端，5G和A1.应