FPGA工程师进阶必学时序分析的基本步骤和整体设计思路.docx
《FPGA工程师进阶必学时序分析的基本步骤和整体设计思路.docx》由会员分享,可在线阅读,更多相关《FPGA工程师进阶必学时序分析的基本步骤和整体设计思路.docx(10页珍藏版)》请在第壹文秘上搜索。
1、时序分析的基本步骤一个合理的时序约束,可以分为以下步骤:时序约束整体的思路与之前我说的方法基本一致。整体的思路如下:1 .先是约束时钟,让软件先解决内部时序问题;(在这一步骤中可以适当加入时序例外,以便时序通过)2 .然后再加入IO的延迟约束;3 .最后针对没有过的时序,添加时序例外。在vivado使用误区与进阶中,提到了一种叫UItraFAST的设计方法。针对下图中所说的根据迭代结果添加必要的例外约束(步骤1),为什么是添加必要的呢?是因为虽然是跨时钟域,但是有时候就算不约束,时序也能过。当碰到时序不过的时候,现阶段可以去针对该部分路径进行时序例外约束,以便后续继续分析。需要注意的是,就算没
2、有报时序为例,现阶段也一定要去留意那些跨时钟的路径(通过CIOCk_interaction),确认代码有没有做相应的跨时钟域处理。针对跨时钟域的代码处理后面会提到。如何使用时序约束向导TCW进行baselining约束Disable用户的XDC文件创建新的baselineXDC文件,并设置成target运行时序约束向导TCW- 约束所有时钟及时钟相互关系- 运行CDC跨时钟域报告检直CDC问题第一遍先跳过IO约束迭代各个阶段,验证各个阶段的时序问题- 根据迭代结果添加必要的例外约束- 确保内部时序满足要求在随后的流程中再添加IO和其他例外约束- 迭代各个阶段,验证各个阶段的时序问题阶段1BaS
3、elining时序约束开发技巧创建一个最小但充分的时钟约束- 大部分时序问题是内部寄存器间的问题(register-to-register)- 该阶段不要考虑Ic)时序问题- 在baselining阶段是不需要添加IO时序约束- 针对跨时钟域CDC路径使用适当的例外时序约束(SeuaISe_path,set_max_delay-datapath_only,set_clock_groups)定义时钟约束时钟主要可以分为主时钟以及衍生时钟。创建主时钟。典型的主时钟根包括有以下几种情况:输入端口、千兆位收发器输出引脚以及某些硬件原语输出管脚。X13446用于输入端口的CreatJdoCk约束实例:c
4、reate_clock-nameSysClk-period10-waveform05get_portssysclkGT收发器输入引脚,例如已恢复的时钟。原语引脚上的create_dock约束实例:create_clock-nametxclk-period6.667get_pingtO/TXOUTCLK创建星成时钟自动衍生时钟大部分生成时钟都由ViVadO设计套件时序引擎自动衍生获得,该引擎可识别时钟修改模块(CMB)及其对主时钟所执行的变换。赛灵思7系列器件中,CMB是:MMCM*PLL*BUFRPHASER*如果Vivado设计套件时序引擎所选择的自动衍生时钟名称并不合适,您可以使用Crea
5、te.generateCLCIoCk命令强行定义自己的名称,此时无需指定波形转换。该约束应刚好位于约束文件中定义主时钟的约束之后。例如,由MMCM实例生成的时钟的默认名称是net,您可以添加如下约束强制将其设定为自己的名称(例如fftClk):create_generated_clock-namefftClkget_pinsmmcm_i/CLKOUTO生成前钟源自另一个现有时钟(主时)。通常后来描述由逻辑模块在主时钟上执行的波形变换。由于生成时钟的定义取决于主时钟特性,因此必须首先定义主时钟。要明确定义生成时钟,必须使用Create_generated_clock命令。clJBUFJnstc1
6、BUJBUFJczQn-Ck,f-C2Y主时钟扇出中的生成时钟IBUFWJFC4create_generated_clock-nameGCl-SourceIget_pinsgen_clk_reg/C-divide_by2get_pinsgen_clk_reg/Q1跨时终域显理跨时钟域处理,主要是为了避免亚稳态的传播(注意亚稳态不能消除,但是可以采用一定的方式,降低其传播的风险)。触发器进入亚稳态的时间可以用参数MTBF(MeanTimeBetweenFailures)来描述,MTBF即触发器采样失败的时间间隔,表示为:MTBF=exp(C2XImT)Clclodc0(1)最小输入延时(inpu
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 工程师 进阶 时序 分析 基本 步骤 整体 设计 思路