DC-DC电路的电感下方铺铜是否有益？.docx

《DC-DC电路的电感下方铺铜是否有益？.docx》由会员分享，可在线阅读，更多相关《DC-DC电路的电感下方铺铜是否有益？.docx（3页珍藏版）》请在第壹文秘上搜索。

1、对于DC-DC电源电路中的电感底部是否应该铺铜这个问题,工程师们常常意见有分歧。一种观点认为，电感下方铺铜会在参考面上产生涡流，涡流会影响功率电感的电感量并增加系统损耗，而地面噪声会影响其他高速信号，不宜在功率电感下方铺铜；另一种观点则认为，完整的铜平面可以降低EMI并改善散热，应该铺铜。到底应不应该铺铜，我们先从电感来分析回答这个问题。功率电感可以分成三类：1）非屏蔽电感非屏蔽电感的磁路的核心由空气组成，这意味着它的磁力线完全暴露在空气中，没有任何磁屏蔽，如工字电感等。2）半屏蔽电感半屏蔽电感是在非屏蔽电感的基础之上，将磁屏蔽材料结合在电感外围。由于导磁材料的磁阻小，磁力线基本上被锁定在材料

2、中。只有一小部分磁场会从气隙中溢出。因此，这种电感的外部漏磁极小。3）一体成型电感体成型电感将绕组和磁性材料一次浇筑而成，只在内部留下一个很小的气隙以防止电感饱和。因此，这类电感在很大程度上没有磁力线溢出。电感的分类图1电感分类现在我们通过铺铜和不铺铜的板子进行分析:1）不铺铜图2是电感线圈周围的磁场图，电感下方没有铺铜。电感线圈的强磁场线出现在PCB的底部以及其靠近PCB的地方，并耦合到其附近任何连接的线径中.PCB上的滤波器组件被空气旁路。这使得满足EMl目标非常困难，但不会出现涡流等不利因素。Eddycurrentsalsohave No eddy currents under COi

3、No ducoon O* ffectrv wuctanoe NO quiet position on PCB tor EMC filter Magnetic field couples in other mpononts lwllc couplet drc In CMe-Poesibto ooupng in ad0ceM PCBs Eddycurrente CM edge of hote S al layers图2电感下方不铺铜4层PCB2）铺铜当在电感底部铺铜时（图3）,电感或者其他高频回路产生的磁场会在铺铜处产生涡流，涡流的作用会使得原磁力线被削弱（通常小于5%）,这就像电磁屏蔽罩一般，可

4、以“阻断”磁场向下传播，减小高频磁场对空间内其他元器件的影响，从而有利于EMl的测试。如果我们将EMl滤波元件及接插件放置在背面，则还能进一步优化EMl的性能。I Magneoc 5eld lines from inductor (sketch for illustration only) Losses in Cu due to Eddy CUrreatS -increased parasitic capacity of Coi -Reduced elective iructanoe Eddy currents UndercoiiinLI and at edge of CUQB NoACmag

5、neticfieldonbodomsideofPCB.Nomagneticcouplinginobottomsidecomponents ReducedMagneticfieldcop0ngincable ReducedcouplinginadjacentPC8s ACMagneticfeUsonlyontopsideofPC8 innerUlyofshouldbeClOan BottomsideofPCBCLEAN EMCfittercanbeplacedeffectivelyhere图3电感下方铺铜4层PCB3）结论根据以上讨论，我们建议：1）如果产品对EMl要求较高时，为了能够满足EMl要求，不管是非屏蔽电感还是一体成型电感，建议电感下方铺铜；2）如果设计时可以优先选用屏蔽型电感，因为电感基本没有影响，因此也建议铺铜；3）对于工字型电感，因铺铜对电感量有少许影响，可视情况而定；个人建议不铺铜。