PCB设计指南：安规、布局布线、EMC、热设计、工艺.docx

《PCB设计指南：安规、布局布线、EMC、热设计、工艺.docx》由会员分享，可在线阅读，更多相关《PCB设计指南：安规、布局布线、EMC、热设计、工艺.docx（22页珍藏版）》请在第壹文秘上搜索。

1、摘要：安规距离要求部分 抗干扰、EMC部分 整体布局及走线部分 热设计部分 工艺处理部分Part1安规距离要求部分包括电气间隙（空间距离），爬电距离（沿面距离）和绝缘穿透距离。1、电气间隙：两相邻导体或一个导体与相邻电机壳表面的沿空气测量的最短距离。2、爬电距离：两相邻导体或一个导体与相邻电机壳表面的沿绝绝缘表面测量的最短距离。一、爬电距离和电气间隙距离要求：1、爬电距离：输入电压50V-25OV时，保险丝前L-N22.5mm,输入电压250V-500V时，保险丝前L-N25.0mm；电气间隙：输入电压50V-250V时，保险丝前L-N21.7mm,输入电压250V-50OV时，保险丝前L-N

2、23.0mm；保险丝之后可不做要求，但尽量保持一定距离以避免短路损坏电源；2、一次侧交流对直流部分22.0mm；3、一次侧直流地对地24.Onrni如一次侧地对大地；4、一次侧对二次侧26.4Innb如光耦、Y电容等元器零件脚间距W6.4mm要开槽；5、变压器两级间26.4mm以上，28mm加强绝缘。Part2电压范围推荐最小爬电距离h30V0.3mm30-50V.0.8mm50-100V.1.0mm100-200V.1.5mm200-300V.2.0mm300-400V.2.5mm400-600V.3.2mm600-1000V.5.0mm抗干扰、EMC部分一、长线路抗干扰在图二中，PCB布局

3、时，驱动电阻R3应靠近Ql（MOS管），电流取样电阻R4、C2应靠近TCl的第4Pin,如图一所说的R应尽量靠近运算放大器缩短高阻抗线路。因运算放大器输入端阻抗很高，易受干扰。输出端阻抗较低，不易受干扰。一条长线相当于一根接收天线，容易引入外界干扰。在图三的A中排版时，Rl、R2要靠近三极管Ql放置，因Ql的输入阻抗很高，基极线路过长，易受干扰，则RI、R2不能远离Q1。在图三的B中排版时，C2要靠近D2,因为Q2三极管输入阻抗很高，如Q2至D2的线路太长，易受干扰，C2应移至D2附近。二、小信号走线尽量远离大电流走线，忌平行，D=2.Omm0个电流PI路走线尽可能减少包围面积。7777777

4、/7如：电流取样信号线和来自光耦的信号线五、光电耦合器件，易于干扰，应远离强电场、强磁场器件，如大电流走线、变压器、高电位脉动器件等。六、多个IC等供电，VCC、地线注意。串联多点接地，相互干扰七、噪声要求1、尽量缩小由高频脉冲电流所包围的面积，如下（图一、图二）图一一般的布板方式:2、滤波电容尽量贴近开关管或整流二极管如上图二，Cl尽量靠近Ql,C3靠近Dl等。3、脉冲电流流过的区域远离输入、输出端子，使噪声源和输入、输出口分离。图三：MOS管、变压器离入口太近，电磁的辐射能量直接作用于输入端，因此，EMI测试不通过。图四：MOS管、变压器远离入口，电与磁的辐射能量距输入端距离加大，不能直接

5、作用于输入端，因此EMl传导能通过。4、控制回路与功率回路分开，采用单点接地方式，如图五。控制IC周围的元件接地接至IC的地脚；再从地脚引出至大电容地线,光耦第3脚地接到IC的第1脚，第4脚接至IC的2脚上。如图六。5、必要时可以将输出滤波电感安置在地回路上。6、用多只ESR低的电容并联滤波。7、用铜箔进行低感、低阻配线，相邻之间不应有过长的平行线，走线尽量避免平行、交叉用垂直方式，线宽不要突变，走线不要突然拐角（即：这直角）。（同一电流回路平行走线，可增强抗干扰能力）八、抗干扰要求:1、尽可能缩短高频元器件之间连线，设法减少它们的分布参数和相互间电磁干扰,易受干扰的元器件不能和强干扰器件相互

6、挨得太近，输入输出元件尽量远离。2、某些元器件或导线之间可能有较高电位差，应加大它们之间的距离，以免放电引出意外短路。Part3整体布局及走线原则一、整体布局1、散热片分布均匀，风路通风良好。图一风路不好图-：散热片挡风路，不利于散热；图二：通风良好，利于散热2、电容、IC等与热元件（散热器、整流桥、续流电感、功率电阻）要保持距离以避免受热而受到影响。3、电流环：为了穿线方便，引线孔距不能太远或太近。4、输入/输出、AC/插座要满足两线长短一致，留有一定空间裕量，注意插头线扣所占的位置、插拔方便，输出线孔整齐，好焊线。5、元件之间不能相碰、MOS管、整流管的螺钉位置、压条不能与其它元相碰，以便

7、装配工艺尽量简化电容和电阻与压条或螺钉相碰，在布板时可以先考虑好螺钉和压条的位置。如下图三:6、除温度开关、热敏电阻外，对温度敏感的关键元器件（如TC）应远离发热元件，发热较大的器件应与电容等影响整机寿命的器件有一定的距离。7、对于电位器，可调电感、可变电容器，微动开关等可调元件的布局，应考虑整机结构要求，若是机内调节，应放在PCB板上方便于调节的地方，若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。8、应留出印制PCB板定位孔支架所占用的位置。9、位于电路板边缘的元器件，离电路板边缘一般不少于2mm。10、输出线、灯仔线、风扇线尽量一排，极性一致与面板对应。11、一般布局：小板上不

8、接入高压，将高压元件放在大板上，如有特殊情况，则安规一定要求考虑好。如图四将RI、R2放在大板，引入一低压线即可。12、初级散热片与外壳要保持5m以上距离（包麦拉片除外）。13、布板时要注意反面元件的高度e如图五：14、初次级Y电容与变压器磁芯要注意安规。二、单元电路的布局要求1、要按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。2、以每个功能电路的核心元件为中心，围绕它来进行布局，元器件应均匀整齐，紧凑地排列在PCB上，尽量减小和缩短各元件之间的连接引线。3、在高频下工作要考虑元器件的分布参数，一般电路应尽可能使元器件平行排列，这样不仅美观，而且装

9、焊容易，易于批量生产。三、布线原则1、输入输出端用的导线应尽量避免相邻平行，最好加线间地线，以免发生反馈藕合。2、走线的宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定。当铜箔厚度为50Hnb宽度为Imm时，流过IA的电流，温升不会高于3,以此推算2盎司（70m）厚的铜箔，Imm宽可流通1.5A电流，温升不会高于3C（注：自然冷却）。3、输入控制回路部分和输出电流及控制部分（即走小电流走线之间和输出走线之间各自的距离）电气间隙宽度为:0.75mm-1.0mm（MinO.3mm）0原因是铜箔与焊盘如果太近易造成短路，也易造成电性干扰的不良反应。4、ROUTE线拐弯处一般取圆弧形，而直角

10、、锐角在高频电路中会影响电气性能。5、电源线根据线路电流的大小，尽量加粗电源线宽度，减少环路阻抗，同时使电源线，地线的走向和数据传递方向一致，缩小包围面积，有助于增强抗噪声能力。A：散热器接地多数也采用单点接地，提高噪声抑制能力如下图:接地I一J接地更改后：单点接地无磁场回路，EMI测试0K。7、滤波电容走线A：噪音、纹波经过滤波电容被完全滤掉。B：当纹波电流太大时，多个电容并联，纹波电流经过第一个电容当纹波电流太大时，多个电容并联，纹波电流经过第一个电容产生的热量也比第二个、第三个多，很容易损坏，走线时，尽量让纹波电流均分给每个电容，走线如下图A、B如空间许可，也可用图B方式走线。8、高压高

11、频电解电容的引脚有一个钾钉，如下图所示，它应与顶层走线铜箔保持距离，并要符合安规。9、弱信号走线,不要在电感、电流环等器件下走线。电流取样线在批量生产时发生磁芯与线路铜箔相碰，造成故障。10、金属膜电阻下不能走高压线、低压线尽量走在电阻中间，电阻如果破皮容易和下面铜线短路。11、加锡：A：功率线铜箔较窄处加锡；B：RC吸收同路，不但电流较大需加锡，而且利于散热；C：热元件下加锡，用于散热，加锡不能压焊盘。12、信号线不能从变压器、散热片、MOS管脚中穿过。13、如输出是叠加的，差模电感前电容接前端地，差模电感后电容接输出地。14、高频脉冲电流流径的区域:电源线、地线尽量靠近，以减小所包围的面积

12、，从而减小外界磁场环路切割产生的电磁干扰，同时减少环路对外的电磁辐射。C：大电容尽量离MoS管近，输出RC吸收问路离整流管尽量近。D：电源线、地线的布线尽量加粗缩短，以减小环路电阻，转角要圆滑，线宽不要突变如下图：E：脉冲电流流过的区域远离输入输出端子，使噪声源和出口分离。F：振荡滤波去耦电容靠近IC地，地线要求短。15、钵铜丝立式变压器磁芯工字电感功率电阻散热片磁环下不能走第一层线。16、开槽与走线铜箔要有IOMIL以上的距离，注意上下层金属部分的安规。17、驱动变压器，电感，电流环同名端要一致。18、双面板一般在大电流走线处多加一些过孔，过孔要加锡，增加载流能力。19、在单面板中，跳线与其

13、它元件不能相碰，如跳线接高压元件，则应与低压元件保持一定安规距离。同时应与散热片要保持Imm以上的距离。四、案例分析开关电源的体积越来越小，它的工作频率也越来越高，内部器件的密集度也越来高,这对PCB布线的抗干扰要求也越来越严，针对一些案例的布线，发现的问题与解决方法如下：1、整体布局案例1是一款六层板，最先布局是元件面放控制部份，焊锡面放功率部份，在调试时发现干扰很大，原因是PWMIC与光耦位置摆放不合理，如:如上图，PWMTC与光耦放在MOS管底下，它们之间只有一层2.Omm的PCB隔开，MOS管直接干扰PWMTC,后改进为:将PWMIC与光耦移开，且其上方无流过脉动成份的器件。2、走线问

14、题功率走线尽量实现最短化，以减少环路所包围的面积，避免干扰。小信号线包围面积小，如电流环:A线与B线所包面积越大，它所接收的干扰越多。因为它是反饿电A线与B线所包面积越大，它所接收的干扰越多。因为它是反馈电耦反馈线要短，且不能有脉动信号与其交叉或平行。光耦PWMIC芯片电流采样线与驱动线，以及同步信号线，走线时应尽量远离，不能平行PWMIC驱动波形及同步信号电压波形是:Part4热设计部分注：小板离变压器不能太近小板离变压器太近，会导致小板上的半导体元件容易受热而影响。Part5工艺处理部分每一块PCB上都必须用箭头标出过锡炉的方向:布局时,DIP封装的TC摆放的方向必须与过锡炉的方向成垂直,不可平行,如下图;如果布局上有困难，可允许水平放置IC（SOP封装的IC摆放方向与DIP相反）。正确错误布线方向为水平或垂直，由垂直转入水平要走45度进入。若铜箔入圆焊盘的宽度较圆焊盘的直径小时，则需加泪滴。布线尽可能短，特别注意时钟线、低电平信号线及所有高频回路布线要更短。模拟电路及数字电路的地线及供电系统要完全分开。如果印制板上有大