电源完整性基础知识.docx

《电源完整性基础知识.docx》由会员分享，可在线阅读，更多相关《电源完整性基础知识.docx（12页珍藏版）》请在第壹文秘上搜索。

1、先说一下，信号完整性为什么写电源完整性？Sl只是针对高速信号的部分,这样的理解没有问题。如果提高认知，将Sl以大类来看，SI&PI&EMI三者的关系：所以，基础知识系列里还是得讲讲电源完整性。电滁分突EKWBJ电源捌6模块/电源完整性一P片透电容.VRM/频段管控V忘电容容俏&个数板收反读修Ol话不多说，直接上图:J源试:别18及小蛙HiftDCIRdropDN交流AC目标IB抗!结区别记得刚接触信号完整性的时候，对电源完整性(PI)和电源工程师之间的关系是分不清的。后来才渐渐了解这里面的千差万别。简单来说，电源的产生与转化，比如BUCk电路，LDO,DC-Dc等，源端部分这些是电源工程师来确

2、定的。电源工程师也会进行相关的电源可靠性设计与测试，比如耐压余量，耐电流余量，保护设计（过压、过温、过流等）。这些工作是电源工程师的专业范畴。电源这一块很复杂，光各种拓扑结构就己经让人云里雾里了，绝对是可以深究的一份职业。02PDN电源完整性（PI）更关注于电源路径及终端，也就是电源分配网络（PDN）O从源端稳压模块（VRM）经过路径（单层直达或过孔转换的几个层面），到达终端，最终流向使用芯片或经过线缆到使用设备。电源路径与信号路径是有区别的，电源分配网络中一个电源路径可以在一个节点分成多个路径，或者说转换成多个电源，终端挂多个元器件，可以理解为一对多。而信号路径只能一对一。既然电源分配网络是

3、为终端设备提供所需电源，那就是有要求，就需要对电源分配网络管控。如信号路径，除了保证返回电流，还要尽量保证返回路径的低阻抗。由于是一对多的情况，这样的管控，才能保证返回电流不相互重叠，不会发生地弹，即尽量避免开关噪声（SSN）。基本要求是，保证供电电压稳定，至少能够维持在一个很小的容差范围内，通常在+/-5%以内。电源的测试中有纹波测试，这个纹波测试标准就是+/-5%。讲到返回电流，这里就要分为直流部分和交流部分。直流部分：V=IR“终端设备需要稳定的电压输出，电源分配网络互连之间串联电阻的存在，直流部分通过，就会产生压降，通常称为IR压降。当电流发生波动时，压降也会随之波动，从而影响终端设备

4、的识别。之前的USB设备好像最低电压值4.75V。交流部分：当交流电流通过电源路径时，电源分配网络上也将产生电压降，这个压降会随着频率发生变化:V（f）=Mf）xZ（f）,v（）表示电压，是随频率变化的函数一Z（D表示由芯片焊盘看到的电源分配网络阻抗曲线一/（/）表示芯片消耗电流的频谱（单位为A），电源路径的不同（层数&Shape宽度等），造成的压降变化是不同的，输出稳定电压到终端的难度很大，我们所要做的只是保证电压的变化在一定的范围之内，也就是所谓的噪声容差。上式就可能转换为目标阻抗：%pple_ZPDNSL3H3.30 V0.004 aKXWLk3X 30 V0.207 A13.:UkEl

5、4 30 V0. OZb aV3. 3A UV3. 30 V0. 399 an. 3A TCHPAD3. 30 V0.001 A33部 EC3. 30 f0. 014 AT3. 3S3.30 Vo. oa aV3. 3$ SFU XUS3. 30 V0.001 AV3, JS_W3.30 V0. MM ATMGPD CDtWX 30 V0.003 A3S.TBTX 30 V1.255 473.X 30 V0. 400 A咯 3D5PX 30 T. 429 AT3. 3DODOX30 f0.210 A3. 30CAMMX30 f0. ll A . I3.30 f0. 200 A3, 8r fLA

6、H3.30 VI . OKft AF3. 3D SDCARDXSO V. 200 1在做电源路径规划，建议先做电源树PowerTree,对所做设计的终端设备所需电压路径及所需电流大小一一评估，产品的不同，有的产品可能会使用几十种电压值。检查的时候，建议从终端往前反推，这样保证没有遗漏。04频段管控上面提到一款产品，有几十种电压，每个电压的目标阻抗随着频率是改变的,这个时候就需要对路径进行频段分类：IEIlIlll:HIBIIii.wr.f J如明川I吆，IN11WlW皿IM酬 , . nr4SgnaMIiiIMIMllllliailIIIIBIIitih?1E21E31E41E51E1E71E

7、81E91E10频率/Hz片选电容芯片是由晶体管组成，不管是P沟道还是n沟道导通，都会形成栅极电容,随着制程工艺的提升，沟道长度变短，单位面积电容增大。所以，高频时，片上电容为电源分配网络提供了低阻抗。P沟道n沟道稳压模块稳压模块(VRM)决定了电源分配网络的低频阻抗。稳压模块是为了保证输出阻抗低频的阻抗曲线。PCB板级实际中VRM没有相关模型，所以我们仿真的曲线见下图。所以在低频(10K以下)阻抗反而很高。为了确定板级电源分配网络的设计目标阻抗，可以先找出上限频率，即找出PCB板的阻抗开始超过目标阻抗时的频率点。如果要整个单独分析，会比较麻烦。在低频时，RLC电路的阻抗取决于理想电容，在高频

8、时则取决于理想电感。而理想电阻则决定了RLC的最低阻抗。1E7 频率/Hz1E9简单点，分为电感和电容的两个部分。相关公式为:1Z=2nfLlZ=-，注意其和截止频率公式区分。1=+2LC电感方面考虑封装引脚、过孔和扩散电感等共同作用。封装引脚是串联在芯片焊盘到电路板焊盘之间，可能有数百个电源/地平面对，开关数量的不同，封装引脚电感是变化的，一般不超过InH。还有过孔及电源/地平面上运送电流过程中的扩散电感，共同决定了回路电感。当然，这里面过孔与过孔之间，平面之间，表层传输线之间等，这些情况的回路电感，这里就不做展开。电容方面从摆放位置、电容容值&个数、反谐振三个方面来说。不同的容值，不同封装

9、，耦合半径的不同，所以摆放的位置需要考虑。还有，电容器的相关组合，摆放位置都是尽量靠近封装，那是因为电流重叠，扩散电感增加，电容器摆放可以减小增加量。所以，电容器组合对电源分配网络阻抗曲线的影响，在很大程度上取决于摆放在PCB板上位置。电容除了摆放位置还要分为容值相同和容值不同的两种情况。在通常的板级应用中，使用较少个数的不同容值的电容器(而不是使用相同容值的电容器)往往能使阻抗最低的原因。为了使电容器的个数最少，一般选择不同的容值。选择不同容值的电容器，还有一个原因：反谐振。容值的不同，自谐振频率也不同，电容之间的并联，让其之间有一个新的特性，即阻抗的峰值，称为并联谐振峰值，它发生在并联谐振

10、频率(ParalIeIReSOnantFreqUenCy,PRF)处。这时候就需要添加一个其自谐振频率介于它们之间的电容器加以降低。1E2IEl 频率/Hz需要注意的是，当需要采用多个电容并联来满足容值要求时，最好采用同类型的电容进行并联。这里的同类型是指封装。板级电源分配网络设计的频率范围约从100kHz到100MHZo这正是电路板平面和多层陶瓷贴片电容器(MLCe)发挥作用的频率范围。这也是仿真时，重点关注的频率范围。本例以1.2V的CPU用电为例，来举例说明PDN阻抗仿真。纹波百分比5%,最大电流为12A,根据公式ZPDN(7)FPPIe =ntarget(J)1.2V X 5%L2A=0.05p05总结在电源树里，我们给出的都是产品规格或者设计规范里给出的峰值电流，实际的应用中，这种情况出现的机率很小。所以，消费类产品，在成本的管控之下，会给出不同配置的产品。低配版本，这时候，会减小MLCC的使用种类和数量,OPtimiZePl是一项很重要的工作，这个后面有机会再讲。通过优化，来降低产品成本，这也是电源完整性的关键所在。