EDA技术实验报告.docx
EDA技术实脸报告实验一EDA实验基本设计一、实验时间：2011年10月15日第六周星期六1-4节二、实验地点：集成电路设计实验室(一)(一教1427)三、实验目的1.熟悉ALTERA公司EDA设计工具软件QuartusII的使用方法。四、实验仪器计算机(预装QUartUSH软件)五、实验内谷1 .建立工作库文件夹和编辑设计文件(1)新建一个文件夹，文件夹名为cntlb,路径为d:cntlOb(2)输入源程序有 file Edit View Project Assignments Processing Tls Window Help州A:,W 一t54%gGR=*l=-2D昌X电包-2j第野弯|©|>Q畲 VMI .VhdI畲CNT10.VHD1 1LIBRARYIEEE；2 USEIEE.STD_LOGIC_1164.ALL;3 USEIEEE.STD二LOGIC二UNSlGj三D.AL1;iBENTITYCNTlO-IS-5 OPORT(CLK,RST,EN,LOAD：INSTD_LOGIC；6 DAlA:INSTLLOGIjVEeT6r(3DOKNTO0)；7 DOUT:OUTSTD_L0GIC_VICT0R(3DCttNTO0)；8 COUTrOOTSMLoGl6：9 ENDCOTlO;10 aARCHITECTUREbeavOFCMTlOIS11 SBEGIN12 9PROK5S(CLK,RST,EN,LOAD)13 VaRIABLEQ:STD_L0GIC_VECT0R(3DOMNIO0)；14 BEGIN15 SIFRST=,O,THENQj=(OTHERS=>,0,);16 9ELSIFCLK,EVENTMDCLK='1'THEN17 SIFEN=TTHEN18 aIF(LOAD='0,)THENQ:=DAlA;ELSE19 9IFQ<9THENQ:=Q+1;20 9ELSEQ:=(OraERS=>'O')；21 ENDIF；22 ENDIF；23 ENDIF;24 ENDIF;25 9IFQ="1001"THENCCUT<=,1,;26 ELSECOUT<=,0,;ENDIF；27 DOUT<=Q;28 ENDPROCESS;29 ENDbehav;(3)文件存盘。选择FilefSaVe命令，找到已建立的文件夹d:cntlb,存盘文件名为cntl.vhdo2.创建工程(1)打开并建立新工程管理窗口(2)将设计文件加入工程中(3)选择目标芯片(4)工具设置(5)结束设置3.编译前设置(1)选择FPGA目标芯片(2)选择配置器件的工作方式(3)选择配置器件和编程方式(4)选择目标器件引脚端口状态(5)选择确认VHDL语言版本4.全程编译编译前首先选择PrOCeSSingfStartComPilatiOn命令，启动全程编译，若编译成功，可见如图所示的报告信息:0QuD仙Ii-我龈稔CNiKN:Kno"mptionReportFIOWSUmlnaIfileEditViewProjectAssignmentsProcessingToosWindowHelpDi0身1亳区IQecntio3取夕。图书>方岫悒©2®5自博La," Cdh ID疝eU心 CydMMl: E35E14C¾I L 嘲 CIfno 知9酚4I卜国心hfewc Fife;! P Deagn Us ；Tasks* XFlw: Cmpiltoa"蟠二V 0 Covpile BesigR«美, .ly¾is Syt¾is， Pitttr (Pltc« & MS)E， Asssbltr GftrattprocrauiM fihV TineQuest Iira咤 AnalysisL- EI Ketlist iterJQ n C . 5 Tt、3 Compilation Report 且皆 Legal Notice 昌自 FIoW SIJmmary Flow Setbngs Flov/ Non-Default Global Flow Elapsed Time ROW OS Summary.昌皆 flow Log-昌2j Analysis & SynthesisE 的 FitterS 留Assembler昌TimeQuest Timing AnalyjFlow SummaryPlw StatusSuccessful - Sun Iov 20 14:30:56 2011Qwts Vtrsion9.0 Bmld 132 0225 SJ Full Versi«RtVHon NutC10I旷knl Eatity JfSQClfIlOPenilyCycloneIHDeviceEP3C5EKOIini咤 HodelsFiaalQiurtusO5J36 (<ll) I 5,136 (<i ¾) I 5,136 ( <1 %)i / « (14 )/423,936 (OH)I 46 (Ot) /2 (OX)L .I a Compilation Report - Flow SuMna叩Info:IheMetastabilityAnalysisglobaloptionissettoOec.Iofo:KoSyEclironizerchainstoreport.Info:Designisno*fullyConstraiDedfor呢CJPrequireren三Info:DesigcisnotfullyConatraioedforboldrequirementsInfo:QuanusII"iwjestTiadngAnalyzerwassuccessful.Cerrors,13warningsInfo:partusIIFullCocpilatiODwassuccessful.Oerrors,18WandngSS'LrL、"、，8Sysm(21Procesdng102)E>aHo卜nlo(83卜Waring0卜C*nhg12)AElcdSU中弥司l)AR为/OM«»je:0o(227圉JyILoCatm5.时序仿真(1)打开波形编辑器，如图所示:Q QuarUn - DyIgrg'd：OeXNUo CElO (2)设置仿真时间区域End TimeTime:15ClIUS|Defaullextensionoptions:Extensionvalue:Lastclockpattern色Endtimeextensionpersignal:SignalNameDkeetiOnRadiXEXtenSiOnVaIUe波形文件存盘。选择FilefSaVeAS命令，将以默认名为CNTIO.vwf的波形文件存入文件夹d:cntl0b中。(4)将工程CNTlO的端口信号节点选入波形编辑器中，如图所示:*-X11k，！，二2Fu/电。'WON。®*。Gc-CNTio运Wmlml1K11>1I”力Z-HPcrierM3IJcicCMlXhqg曲CMaIH"网】<3J5#Cte>tl-*Un*tt7lu<r<m“，»：”iMr.44,!a<*ad11tUA94la*thi3hrgrMIf“(D»«arr<y三4rII或包(5)编辑输入波形(输入激励信号)，如图所示:PToolsV6ndowHelp.包.？一)反/0彩乡飞矽屯匕。也。(6)总线数据格式设置和参数设置NodeProperties(7)仿真器参数设置Settings - CNTlOI SimuIatOf SettingsGlitch filtering options: IAUtOMore Settrgs. ICategofy:GenetalFfes1.brariesDeviceEOperatingSettingsandCondkiorBCompdationProcessSetbngsEDAToolSettingsBAnalysis&SynthesisSeltrigsVHDLInputVerilogHDLInputDefaultParametersMFitterSettingsBTimingAnaIysisSettingsAssemblerDesignAssislantSignaiTapIlLogicAnalyzer1.ogiCAr>alyzefInterfaceSirnUlatOrSettingPowerPlayPowefAnaIyzerSettingsSSNAnatyzerDesciiption:Cancel(8)启动仿真器。所有设置完毕后，选择PrOCeSSingfStartSinIUIatiOn命令，直到出现SimUIationwasSUCCeSSfUI,仿真结束，如图:MatterIwreBMCU14.975m<>PoH<.v<luIrtervMSUitl.9*30.9N14VlSnS*ultioB>dtTiainctorwassuccessful(4warnings)<a昌QLegalNotice口RgSummary曰gFlcwSetting，F冬>JSimulator&曲SummaryR三SettingsSimulationWaveformEfaBJSimulationCoveragefflINlUsage舒<MessagesgCNTIOV<SvhJSimulationReportISimulalionReportSimulationWavefofmiSimulationWaveformsQuartusD(9)观察仿真结果。仿真波形文件SimUIationRePort通常会自动弹出如图所示：Q MasterTimcBar14 975 ns <M Portet:122 usIntervot32l0JC,AX)nlr一UrCUEMISWW TOLLLL 8 回六、实验心得通过本次实验，我初步了解了软件QUartUSII的使用方法。实验二1位半加器和全加器设计一、实验时间：2011年10月20日第七周星期四9-12节二、实验地点：集成电路设计实验室（一）（一教1427）三、实验目的1 .掌握Q
