欢迎来到第壹文秘! | 帮助中心 分享价值,成长自我!
第壹文秘
全部分类
  • 幼儿/小学教育>
  • 中学教育>
  • 高等教育>
  • 研究生考试>
  • 外语学习>
  • 资格/认证考试>
  • 论文>
  • IT计算机>
  • 法律/法学>
  • 建筑/环境>
  • 通信/电子>
  • 医学/心理学>
  • ImageVerifierCode 换一换
    首页 第壹文秘 > 资源分类 > PPT文档下载
    分享到微信 分享到微博 分享到QQ空间

    加法器电路的设计.ppt

    • 资源ID:942747       资源大小:225.50KB        全文页数:20页
    • 资源格式: PPT        下载积分:10金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: 微信开放平台登录 QQ登录
    下载资源需要10金币
    邮箱/手机:
    温馨提示:
    快捷下载时,如果您不填写信息,系统将为您自动创建临时账号,适用于临时下载。
    如果您填写信息,用户名和密码都是您填写的【邮箱或者手机号】(系统自动生成),方便查询和重复下载。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝    微信支付   
    验证码:   换一换

    加入VIP,免费下载
     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    加法器电路的设计.ppt

    n 应用 数字信号处理和数字通信n 地位 影响系统的运行速度n 实现l 级联加法器l 并行加法器l 超前进位加法器l 流水线加法器9.1.1 级连加法器l 结构 由1位全加器级连l 优点 结构简单l 缺点 延时太长1位全加器a0 b0sum0cin1位全加器a1 b1sum1cin11位全加器a7 b7sum7cin7cout【例9.1】8位级联加法器module add_jl(sum,cout,a,b,cin);output7:0 sum;output cout;input7:0 a,b;input cin;full_add1 f0(a0,b0,cin,sum0,cin1);full_add1 f1(a1,b1,cin1,sum1,cin2);full_add1 f2(a2,b2,cin2,sum2,cin3);full_add1 f3(a3,b3,cin3,sum3,cin4);full_add1 f4(a4,b4,cin4,sum4,cin5);full_add1 f5(a5,b5,cin5,sum5,cin6);full_add1 f6(a6,b6,cin6,sum6,cin7);full_add1 f7(a7,b7,cin7,sum7,cout);endmodule1位全加器门级结构原理图absumcoutcs1m1m2m3module full_add1(a,b,cin,sum,cout);input a,b,cin;output sum,cout;wire s1,m1,m2,m3;and(m1,a,b),(m2,b,cin),(m3,a,cin);xor(s1,a,b),(sum,s1,cin);or(cout,m1,m2,m3);endmodule8位级联加法器RTL图9.1.2 并行加法器l 结构 用加法运算符描述 由EDA软件综合l 优点 运算速度快 【例9.2】8位并行加法器module add_bx(cout,sum,a,b,cin);output7:0 sum;output cout;input7:0 a,b;input cin;assign cout,sum =a+b+cin;endmodule8位并行加法器RTL图9.1.3 超前进位加法器l 结构 引入超前进位链l 优点 运算速度快l 设计思路n 1位全加器 SUM=A B Cin=AB(A B)Cin Cout=AB+(A+B)Cin 令 G=AB 进位产生 P=A+B 进位传输 则 SUM=G P Cin,Cout=G+PCinn 4位全加器 C0=Cin C1=G0+P0C0=G0+P0Cin C2=G1+P1C1=G1+P1G0+P1P0Cin C3=G2+P2C2 =G2+P2G1+P2P1G0+P2P1P0Cin C4=G3+P3C3 =G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0Cin Cout=C4【例9.3】8位超前进位加法器module add_ahead(sum,cout,a,b,cin);output7:0 sum;/和output cout;input7:0 a,b;input cin;wire7:0 G,P;/进位产生,进位传输wire7:0 C;/进位assign G0=a0&b0;assign P0=a0|b0;assign C0=cin;assign sum0=G0 P0 C0;assign G1=a1&b1;assign P1=a1|b1;assign C1=G0|(P0&C0);assign sum1=G1 P1 C1;assign G2=a2&b2;assign P2=a2|b2;assign C2=G1|(P1&C1);assign sum2=G2 P2 C2;assign G3=a3&b3;assign P3=a3|b3;assign C3=G2|(P2&C2);assign sum3=G3 P3 C3;assign G4=a4&b4;assign P4=a4|b4;assign C4=G3|(P3&C3);assign sum4=G4 P4 C4;assign G5=a5&b5;assign P5=a5|b5;assign C5=G4|(P4&C4);assign sum5=G5 P5 C5;assign G6=a6&b6;assign P6=a6|b6;assign C6=G5|(P5&C5);assign sum6=G6 P6 C6;assign G7=a7&b7;assign P7=a7|b7;assign C7=G6|(P6&C6);assign sum7=G7 P7 C7;assign cout=G7|(P7&C7);endmodule8位超前进位加法器RTL图9.1.4 流水线加法器l 结构 加入寄存器暂存中间结果l 优点 提高了系统的运行频率三种加法器的比较EPF10K10LC84-3级连加法器并行加法器超前进位加法器资源耗用(LC)161016运行速度(ns)26.715.326.7

    注意事项

    本文(加法器电路的设计.ppt)为本站会员(p**)主动上传,第壹文秘仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知第壹文秘(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

    copyright@ 2008-2023 1wenmi网站版权所有

    经营许可证编号:宁ICP备2022001189号-1

    本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。第壹文秘仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知第壹文秘网,我们立即给予删除!

    收起
    展开